存储器的分层结构是指微机的存储器系统由寄存器、Cache、主存储器、磁盘、光盘等多个层次由上至下排列组成；

分层结构的顶端，存储访问速度最快，单位价格最高，存储容量最小！

自上而下速度越来越低，而容量越来越大，单位价格越来越低；

1.存储器类型：大部分计算机系统都使用两种基本类型的存储器：随机存储器（RAM）和只读存储器（ROM）.RAM即为主存储器，在计算机执行程序时用来存放程序和数据!

但是RAM是一种易失性的存储器，断电时RAM所存储的信息会丢失？

现在的计算机系统一般采用两种类型的存储器芯片来构建大规模的RAM存储器：静态随机存储器（SRAM）和动态随机存储器（DRAM）！

DRAM由一个小电容构成，由于电容会漏电，因此DRAM需每隔几个毫秒充电才能保持数据？

相比之下SRAM只需电源供电不断就可以维持它所保存的数据？

SRAM由类似之前说过的D触发器电路构成，SRAM速度比DRAM快。

但是DRAM的存储密度高，功耗小?

因此，DRAM用作主存储器，而SRAM用作高速缓存存储器。

DRAM还可以分成许多类型：MDRAM多层结构的DRAMFPM快速翻页模式的DRAMSDRAM同步动态随机存储器除了RAM存储器外，大部分计算机系统还使用了一定数目的ROM存储器来存放一些运行计算机系统所需要的关键信息。

ROM属于非易失性的存储器;

有5种不同类型的ROM存储器：ROM、PROM、EPROM、EEPROM和闪存PROM称为可编程只读存储器，它是ROM的一种改进类型?

EPROM为可擦除PROM，是一种可重复编程的可编程存储器（利用紫外线擦除）EEPROM是电可擦除PROM。

闪存本质上也是一种EEPROM，支持按块来擦写数据!

2.存储器的层次结构：通常，存储器的分层结构系统的基本类型包括：寄存器、高速缓存、主存储器和辅助存储器！

我们可以按照存储器离处理器的距离来对存储器进行分类?

距离处理器最近的存储器，肯定是最快的存储器？

以下是一些基本的术语：命中：CPU请求的数据就驻留在要访问的存储器层中。

缺失：CPU请求的数据不在要访问的存储器层。

命中率：访问某个特定的存储器层时，CPU找到所需数据的百分比！

缺失率：访问某个特定的存储器层时，CPU找不到所需数据的百分比；

命中时间：在某个特定的存储器层中，CPU取得所请求的信息需要的时间？

缺失损失：CPU处理一次缺失事件所需要的时间；

存储器的层次结构：寄存器à1级缓存à2级缓存à主存储器à硬盘à优化硬盘à磁带对于任何给定的数据，处理器首先将访问数据的请求传送给存储器中速度最快，规模最小的存储器层，通常是高速缓存存储器，而不是寄存器？

因为寄存器通常用于更专门的用途。

如果在高速缓存中找到所需数据，这些数据就会被装入CPU的寄存器中？

如果没有找到，那么访问数据的请求就会被传送到下一个较低层次的存储器系统。

如果找到所需的数据，CPU会将数据所做的整个字块的内容转移到高速缓存中。

如果未找到，请求又将传送到下一层次中，以此类推!

这里的重点是：较低层的存储器会响应较高层的存储器对位于存储单元X处的数据请求!

同时较低层也会将位于地址X+1，X+2，…处的数据送出，也就是将整块数据块返回较高层的存储器系统!

计算机程序都具有局部性，这种局部性的特点是允许处理器可以访问从地址X+1，X+2等处返回的数据。

引用局部性：计算机程序对存储器的引用常会有集中成组成簇的形式，这就是引用的局部性。

引用局部性有下面三种基本形式：时间局部性：最近访问过的内容很可能在不久的将来再次被访问空间局部性：对存储器地址空间的访问形成团簇的集中倾向顺序局部性：访问存储器的指令倾向于按顺序执行。

3.主存储器的性能指标：存储容量：指一个存储器中可以容纳的存储单元总数存取时间：又称存储器访问时间。

指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间；

存储周期：指连续启动两次读操作所需间隔的最小时间。

存储器带宽：单位时间里存储器所存取的信息量。

带宽是衡量数据传输速率的重要技术指标。

4.SRAM存储器：1）基本的静态存储元阵列SRAM的优点是存取速度快，但存储容量不如DRAM;

所有的SRAM的特征是用一个锁存器（触发器）作为存储元。

只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。

如果电源断电，那么存储的数据就会丢失。

任何一个SRAM，都有三组信号线与外部打交道：a．地址线：A1,A2,A3…..An,它指定了存储器的容量是2^6=64个存储单元。

b．数据线：I/O0,I/O1,I/O2,…,I/On，它指定了存储器字长是n位。

c．控制线：指定了对存储器进行读(R/非W高电平)还是进行写（R/非W低电平）。

2）基本的SRAM逻辑结构目前的SRAM芯都采用了双译码的方式，以便组织更大的存储容量？

这种译码方式实质上采用了二级译码：将地址分成x向和y向两部分。

第一级进行x向（行译码）和y向（列译码）的独立译码?

然后在存储阵列中完成第二级交叉译码！

5.DRAM存储器：1）DRAM的存储元记忆原理：DRAM存储器容量极大，通常作为计算机的主存储器?

DRAM存储器的存储元是由一个MOS晶体管和电容器组成的记忆电路。

MOS作为开关使用，而所存储的信息1或0则由电容器上的电荷量来体现。

2）刷新周期：DRAM存储元是基于电容器上的电荷量存储，会随着时间和温度减少，因此必须定期刷新。

刷新操作有集中式刷新和分散式刷新：集中式刷新：DRAM的所有行在每一个刷新周期中都会被刷新?

例如对刷新周期为8ms的内存来说，所有行的集中式刷新必须每隔8ms进行一次!

为此将8ms分为两部分：前一段时间进行正常的读/写操作，后一段时间（8ms至正常的读/写周期）作为集中式刷新操作时间?

此时正常的读写操作停止，数据线输出被封锁!

等所有行刷新结束后，恢复正常的读写周期？

分散式刷新：每一行的刷新插入到正常的读写周期之中。

谢谢请给我一个好评物理层：物理接口规范，传输比特流,网卡是工作在物理层的。

数据层：成帧，保证帧的无误传输，MAC地址，形成EHTHERNET帧网络层：路由选择，流量控制，IP地址，形成IP包传输层：端口地址，如HTTP对应80端口。

TCP和UDP工作于该层,还有差错校验和流量控制。

会话层:组织两个会话进程之间的通信,并管理数据的交换使用ETBIOS和WINSOCK协议！

QQ等软件进行通讯因该是工作在会话层的？

表示层：使得不同操作系统之间通信成为可能!

应用层：对应于各个应用软件【如果我的回答对你有用，麻烦设为好评，谢谢】疏散分层形，又叫基部三主枝邻近半圆形和主干疏散形，其树体结构特点如下：干高一般为50—70厘米。

全树有主枝5—6个，分2—3层。

第一层3个主枝邻接或邻近，相距在20-40厘米，并在1—2年内选定；

主枝的垂直角度为60—70°；

第二层1-2个主枝，插第一层主枝的空挡？

第三层1个主枝？

第一层主枝(第三主枝)距第二层主枝(第四层主枝)的层问距为120—150厘米，第二层距第三层60-70厘米。

基部三主枝各配备侧枝2-3个，第一侧枝距主枝基部60—70厘米，第二侧枝距第一侧枝50厘米并着生在第一侧枝对面，上层主枝可配备1个侧枝或不配备侧枝？

树高控制在4—5米，冠径控制在5-6米？

株行距4米左右的中冠苹果园采用此树形时，主枝5个分2层，基部三主枝各配一个侧枝，层间距l.2米，上层主枝不配侧枝，树高不超过4米为宜。

邮政通信网结构是构成邮政通信网整体各个部分的组织体系?

基本上可分为层次结构和功能结构，它反映了一个国家邮政通信网的发展水平和组织水平;

1、可通过与各种覆盖物或防潮材料结合、捆扎均方便。

对包装物品具有许多良好的保护功能，能很好地解决商品保护和促销问题，能快速适应各类物品的包装，防潮，扩大其使用范围!

2、规格与尺寸的变更易于实现，重量轻。

运输费用低，能起到防冲减震作用，具有良好的力学特性、易于搬运等、结构性能好、散热，符合环保要求;

其内在的瓦楞结构类似拱形结构。

3、废箱易于回收利用，易于自动化作业。

dna双螺旋结构特点1、由脱氧核糖和磷酸基通过酯键交替连接而成;

主链有二条,它们似“麻花状”绕一共同轴心以右手方向盘旋,相互平行而走向相反形成双螺旋构型。

主链处于螺旋的外则,这正好解释了由糖和磷酸构成的主链的亲水性。

2、碱基位于螺旋的内则,它们以垂直于螺旋轴的取向通过糖苷键与主链糖基相连。

同一平面的碱基在二条主链间形成碱基对。

配对碱基总是A与T和G与C？

碱基对以氢键维系，A与T间形成两个氢键，G与C间形成三个氢键?

DNA结构中的碱基对与Chatgaff的发现正好相符。

3、大沟和小沟分别指双螺旋表面凹下去的较大沟槽和较小沟槽？

小沟位于双螺旋的互补链之间，而大沟位于相毗邻的双股之间。

这是由于连接于两条主链糖基上的配对碱基并非直接相对，从而使得在主链间沿螺旋形成空隙不等的大沟和小沟！

在大沟和小沟内的碱基对中的N和O原子朝向分子表面。

4、结构参数，螺旋直径2nm。

螺旋周期包含10对碱基。

螺距3.4nm。

相邻碱基对平面的间距0.34nm。